Доброго времени суток!
Вниманию заинтересованных кошачьих представляется свежеиспеченная схема
концепта ядра системы и пара вариантов подключения периферии.
Пока детально еще не анализировалась, надо распечатать и дать материалу немного «отлежаться».
Имеющиеся вопросы:
1. какова максимально допустимая частота для кварца?
Первый вопрос выплывает из того, что во все сигналы управления внешней памятью программ/данных добавляется задержка распространения двух ИС, по справочникам для серии К1533 это от 17+14=31nS, да и ОЗУ могут быть 70nS, ( а не 15, как у вытянутых из КЭШа для 386/486 материнки)…
Помнится, по старым делам, это уверенно работало только с 6МГц кварцем, а тут считать надо…
2. при EA=1 работа начинается с внутренней памятью программ и при исчерпании диапазона ее адресов передается автоматически на внешнюю память ( ну и назад таким же образом, если не установлена защита от работы с ВПП).
При EA=0 работа выполняется только с внешней памятью программ.
А как поведет себя счетчик команд (да и сам микроконтроллер), если на ходу, находясь в поле адресного пространства ВПП, установить EA=0?
Было бы неплохо, если б теоретическое «горячее переключение» выполнялось на практике. По крайней мере, в макете я скорее всего поставлю перемычку вместо прямого соединения – этот «фокус» только практические испытания достоверно подтвердить могут, а лишняя свободная линия всегда пригодится.
Контроллер сегментов ВПП хоть и «тормоз», однако позволяет творить с 256*8 модулем ОЗУ все возможные извращения, от «стандартного» 64к*8 в режиме внешней памяти программ/данных вплоть до прямого «перелива» одного сегмента в другой, минуя микроконтроллер. Независимо от того, кто будет управлять – МК базы или МК контроллера ПДП.
Поддерживается аппаратная работа с внешними УВВ, отображенными на память, но честно говоря, пока еще полностью эти варианты не просматривал.
Теперь и подремать можно, немножко

/еще не понедельник

/